突破十億邏輯門設計藩籬—克服SoC設計的復雜性
2012-11-15 22:03:55 本站原創全球電子軟硬件設計解決方案提供商Mentor Graphics日前先后在上海和北京成功舉辦了Mentor Forum 2012設計技術論壇。此次論壇主旨為“突破十億邏輯門設計藩籬—克服SoC設計的復雜性(Break the Billion Gate barrier - How to overcome SOC design complexity)”。在本次論壇中，EDA行業的專家、電子工程設計界權威人士以及解決方案供應商共聚一堂，齊集解決倍受關注的熱點問題，分析行業趨勢和影響EDA產業的產品，為設計工程師提供創新設計所需要的可靠信息和分析結果，以支持他們做出最正確的技術決策。
今年的論壇邀請到了Mentor Graphics的合作伙伴，如SMIC、TSMC、ARM、GlobalFoundries、Freescale等知名廠商，及業界權威人士共同參與論壇，為參會工程師帶來精彩演講和方案展示。大會圍繞20nm設計挑戰、3DIC、可測性設計(DFT)方案、如何加速SoC驗證等四個話題展開了討論，在一天的時間里，開展了近20場的細分議題會議。
Mentor Graphics公司CEO Walden Rhines在今年的論壇上發表了名為“圍繞設計的組織”的主題演講，他在演講中首先提到了軟硬件協同開發的案例，指出傳統的“集成系統設計”所存在的弊端——軟硬件開發人員對于同一方案的持不同的態度，不同領域的文化、語言、視角和規范不同。他表示，存在于團隊內部的藩籬阻礙了設計的成功，并提出了數據集成這種可能的替代方案，通過給每個領域都提供一樣的數據結構和數據庫，防止一個領域的詳細信息成為另一個領域的負擔，只允許設計人員對需要的數據進行存取并且可以快速而容易的轉換數據格式，并通過剪裁軟件來適合所有的領域。Walden Rhines先生強調，認識到不同的設計領域有不同的需求，這是世界級的企業設計的解決方案。
在當天活動的間歇，Walden Rhines接受了記者的訪問，針對芯片設計方面的問題回答了記者的提問。他表示，在過去的十年中，Mentor Graphics看到了以下幾方面挑戰帶來的企業成長機會，包括ESL(電子系統級)高層次設計的早期驗證和分析、功耗分析與優化、功能驗證、DFM/DFT、半導體制造工藝(FinFET、Double Pattern和3D-IC)帶來的良率下降、圖形失真等等。這些挑戰在日益壓縮的設計周期下變得更加難以處理，加上設計失敗在經濟和時間上帶來的不可能接受的成本，EDA工具和IP工具應用將會成為保證流片成功的最后一道屏障。
同時，對于此次論壇的話題之一“3D IC”的發展情況，他也給出了自己的見解。他表示，作為新技術，3D IC的確需要業界花更多的時間去接受，需要更好、更成熟的設計和測試工具。同時，2.5D技術目前仍然沒有發揮到極致。對于邏輯或存儲器芯片的設計，在不增加面積的情況下，采用多芯片封裝可大大降低功耗，因此2.5D IC的存在時間將比人們普遍預期的要更長一些。目前，臺積電已經針對3D IC開發出TSV技術。盡管中國大陸的設計公司還不具備3D IC設計能力，但作為下一代設計技術，有必要及時對此技術感興趣的相關設計公司或設計師進行早期引導。
而針對20nm技術的發展，Walden Rhines指出，20nm的投入相對較大，但也已經有大量的廠商有能力進行早期的開發。隨著工藝的不斷發展，工藝節點在20nm上不會停頓，仍會繼續向前發展，同時設計上也會有所變化，但是20nm制程在成本上的優勢還是非常明顯的。
Mentor Graphics公司作為全球電子軟硬件設計解決方案的領導者，一直堅持提供領先的技術、一流的產品和卓越的售后支持服務，為企業提供成熟完善的電子設計自動化解決方案，幫助企業在激烈的市場競爭中處于不敗之地。Walden Rhines表示，認為提供完整的系統設計上的解決方案是必要的，Mentor早在25年前就開始為用戶提供完整的系統級解決方案。“現在其他的公司現在也開始跟進，這代表我們的眼光和想法是正確的。今天演講中提到的多學科問題講的就是各個組織有不同的功能、不同的任務，他們看問題的方法是不一樣的，所以需要一個解決方案讓他們可以共同工作在一起，有效率的解決系統上的問題。Mentor Graphics在航天和汽車電子設計方面就有一些這樣的產品，這些都是我們所提供的系統級解決方案的一部分，這兩部分業務已經占到我們目前收益的15%。”他說。
