ST推出整合雙ARM Cortex-A9內核和DDR3內存接口的嵌入式處理器
2010-08-07 22:25:07 本站原創全球系統級芯片（SoC）技術的領導廠商意法半導體發布業內首款整合雙ARM Cortex-A9 內核和DDR3（第三代雙速率）內存接口的嵌入式處理器。新產品SPEAr1310采用意法半導體的低功耗 55nm HCMOS（高速CMOS）制程，為多種嵌入式應用提供高計算和定制功能，同時兼具系統級芯片的成本競爭優勢。
新微處理器整合超低功耗技術和ARM Cortex-A9處理器內核的多任務處理功能，以及創新的片上網絡（NoC）技術。雙核ARM Cortex-A9處理器可全面支持對稱和不對稱運算，處理速度高達每核600MHz（在惡劣的工業環境中），相當于 3000 DMIPS。片上網絡是應用靈活的通信架構，可支持多路不同的流量特性，以最具成本效益和能效的方式，最大限度地提高數據吞吐量。
內置DDR2/DDR3內存控制器和完整的外設接口，包括USB、SATA、PCIe（集成物理層）以及千兆以太網MAC（媒體訪問控制器）。意法半導體SPEAr1310微處理器適用于高性能嵌入式控制應用市場，包括通信、計算機外設以及工業自動化。
高速緩存與硬件加速器和 I/O模塊的一致性能夠提高數據吞吐量以及簡化軟件開發過程。加速器一致性端口（ACP）結合芯片的NoC路由功能，可滿足硬件加速和I/O性能的最新應用需求。ECC（錯誤校驗碼）保護功能可防止DRAM內存和二級高速緩存上的軟硬錯誤，可大幅延長故障間隔時間，進而提高系統可靠性。
SPEAr1310的主要特性：
2路千兆/快速以太網端口（用于外部GMII/RGMII/MII PHY） 3路快速以太網端口（用于外部 SMII/RMII PHY） 3路PCIe/SATA Gen2接口（內置PHY） 1路32位PCI擴展總線（高達66 MHz） 2路集成PHY的USB 2.0主機端口 1路集成PHY的USB2.0 OTG端口 2路CAN 2.0 a/b接口 2路TDM/E1 HDLC控制器，每路控制器每幀256/32個時隙 2路HDLC控制器，用于外部RS485 PHY I2S、UART、SPI、I2C端口 具有觸摸屏和重疊窗口功能的HD顯示控制器 存儲卡接口 安全硬件加速器 安全引導和密鑰存儲功能 省電功能SPEAr1310已開始提供給主要客戶進行性能評估和原型設計。
