中科院成功構(gòu)建20納秒寫入/擦除時(shí)間超快非易失存儲(chǔ)器件
2021-05-06 09:12:34 中科院物理所特別是,隨著器件尺寸的進(jìn)一步縮微化,為了滿足日益增長(zhǎng)的存儲(chǔ)容量的需求,硅基技術(shù)很快就會(huì)達(dá)到極限。其中的一個(gè)關(guān)鍵挑戰(zhàn)在于超薄硅體材表面不可避免的存在大量的界面懸掛鍵,從而造成器件性能的嚴(yán)重退化。因此亟需尋找原子級(jí)銳利的界面,并且能將其無(wú)縫地集成到器件層級(jí)結(jié)構(gòu)中。
在所有的候選研究體系中,二維原子晶體及其異質(zhì)結(jié)構(gòu)這個(gè)近年來(lái)涌現(xiàn)出來(lái)的新型材料體系具有理想的原子級(jí)平坦的表面,沒(méi)有表面懸掛鍵。而且它們對(duì)短溝道效應(yīng)免疫,從而使得高效的靜電調(diào)控和力學(xué)柔性成為了可能。之前,研究者曾經(jīng)利用二維原子晶體來(lái)構(gòu)筑閃存器件,然而器件性能并不理想。這些閃存器件的編程時(shí)間非常長(zhǎng),在數(shù)百微秒到數(shù)秒量級(jí);擦除/寫入比也很低,在10到106的范圍。雖然,利用半浮柵的器件結(jié)構(gòu)成功將編程時(shí)間縮短至數(shù)十納秒,但是數(shù)據(jù)保持時(shí)間非常短,只有數(shù)秒,使得其并不適用于長(zhǎng)期存儲(chǔ)。理論模擬也表明,基于層狀材料的平面結(jié)構(gòu)制作的理想浮柵存儲(chǔ)器件,其操作時(shí)間可以快至納秒量級(jí)。然而,超快浮柵存儲(chǔ)器件至今沒(méi)有被研制成功。
針對(duì)這一重大挑戰(zhàn),中國(guó)科學(xué)院物理研究所/北京凝聚態(tài)物理國(guó)家研究中心高鴻鈞院士研究團(tuán)隊(duì)的博士生吳良妹和鮑麗宏副研究員等利用二維范德瓦爾斯異質(zhì)結(jié)的原子級(jí)銳利界面及增強(qiáng)的界面耦合特性,無(wú)需修改商用的器件結(jié)構(gòu),首次成功構(gòu)筑了超快、非易失浮柵存儲(chǔ)器件,成功實(shí)現(xiàn)了其納秒級(jí)(~20 ns)的讀寫時(shí)間(商用閃存器件為百微秒),極高的擦除/寫入比(~1010)和極長(zhǎng)的存儲(chǔ)時(shí)間(10年以上)。
圖1a和1b是器件的結(jié)構(gòu)示意圖及光學(xué)顯微照片,其中InSe是溝道、hBN是隧穿勢(shì)壘層、MLG是浮柵、SiO2是控制柵介電層、重?fù)焦枋强刂茤拧8叻直鎾呙柰干潆娮语@微鏡表征顯示InSe/hBN/MLG異質(zhì)結(jié)具有原子級(jí)銳利的界面特性(圖1 c-e)。基本的存儲(chǔ)特性表征顯示浮柵場(chǎng)效應(yīng)晶體管具有大的存儲(chǔ)窗口(圖2)。通過(guò)在控制柵上施加一個(gè)幅值為+17.7/-17.7 V、半峰寬為160 ns的脈沖電壓對(duì)浮柵存儲(chǔ)器進(jìn)行編程/擦除操作,浮柵存儲(chǔ)器表現(xiàn)出極高的擦除/寫入比(擦除態(tài)/編程態(tài)電流比為~1010)、極長(zhǎng)的存儲(chǔ)時(shí)間(大于10年)和優(yōu)異的耐久性(可重讀擦寫次數(shù)大于2000)(圖3)。進(jìn)一步利用自主搭建的超短脈沖電源(半峰寬為21 ns,幅值為+20.2/-20.8 V)來(lái)對(duì)器件進(jìn)行寫入/擦除操作,仍然能成功實(shí)現(xiàn)高的擦除/寫入比(1010),及超快讀取(圖4 a-d);此外,將InSe溝道替換成MoS2,同樣能實(shí)現(xiàn)超快的編程/擦除操作,表明了具有原子級(jí)銳利界面的范德瓦爾斯異質(zhì)結(jié)構(gòu)實(shí)現(xiàn)超快浮柵存儲(chǔ)器的普適性。更進(jìn)一步受益于極高的擦除/寫入比,他們通過(guò)優(yōu)化hBN的厚度,實(shí)現(xiàn)了浮柵存儲(chǔ)器的多值存儲(chǔ)(圖4 e)。
基于原子級(jí)銳利界面的范德瓦爾斯異質(zhì)結(jié)超快浮柵存儲(chǔ)器具有和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(10 ns)相當(dāng)?shù)木幊趟俣龋瑫r(shí)具備非易失、大容量的存儲(chǔ)特性。對(duì)于發(fā)展未來(lái)高性能非易失存儲(chǔ)器具有重要意義,也為進(jìn)一步開發(fā)基于范德瓦爾斯異質(zhì)結(jié)構(gòu)的高性能電子器件提供了一種創(chuàng)新思路。未來(lái)在應(yīng)用上的挑戰(zhàn)主要是高質(zhì)量、大面積hBN和二維原子晶體溝道材料的外延生長(zhǎng)及其集成器件的構(gòu)筑。
相關(guān)結(jié)果以“Atomically sharp interface enabled ultrahigh-speed, nonvolatile memory device”為題在5月3日的Nature Nanotechnology (2021)在線發(fā)表。吳良妹(已畢業(yè))、王愛偉(已畢業(yè))、時(shí)金安(中國(guó)科學(xué)院大學(xué))和嚴(yán)佳浩(已畢業(yè))為共同第一作者,鮑麗宏副研究員、歐陽(yáng)敏教授和高鴻鈞院士為共同聯(lián)系作者。中國(guó)科學(xué)院大學(xué)周武教授等參與了該項(xiàng)研究。該工作得到了基金委(61888102)、科技部(2016YFA0202300、2018YFA0305800)以及中國(guó)科學(xué)院(XDB30000000、XDB28000000、Y201902)的資助。
免責(zé)聲明:本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn),轉(zhuǎn)載目的在于傳遞更多信息,并不代表EETOP贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)聯(lián)系我們,我們將在第一時(shí)間刪除!
關(guān)鍵詞: 中科院 非易失存儲(chǔ)器件
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章