99精品在线观看-99精品在线免费观看-99精品在线视频观看-99精品这里只有精品高清视频-99九九精品国产高清自在线

SuVolta Deeply Depleted Channel (DDC)晶體管技術
SuVolta的DDC晶體管降低閾值電壓波動，以實現(xiàn)持續(xù)的CMOS微縮。該結構在門極加偏壓時形成深度耗盡通道。在典型應用中，DDC通道包括幾個部 分：未摻雜或輕度摻雜區(qū)，VT設定區(qū)以及屏蔽區(qū)。不同應用中SuVolta的DDC晶體管會取決于芯片加工廠或特定芯片設計要求而略有不同。
 

未摻雜或輕度摻雜區(qū)去除通道中的雜質以形成深度耗盡通道。這將減小隨機雜質波動（RDF）從而實現(xiàn)降低VDD，并提高載流子遷移率以增加有效電流。

VT設定區(qū)設定晶體管閾值電壓而不影響載流子遷移率。該區(qū)也將改善傳統(tǒng)晶體管的VT分布。

屏蔽區(qū)起屏蔽電荷并設定耗盡層深度的作用，并且其基體效應使得在需要的時候通過偏壓動態(tài)調(diào)節(jié)VT成為可能。

DDC晶體管通過降低工作電壓來實現(xiàn)低功耗運行。通過控制VT波動，使用SuVolta DDC技術設計的芯片將獲益良多，包括：
• 工作電壓降低百分之三十而不影響效能;
• 大幅降低漏電流；
• 減少設計“保護頻帶”；
• 提升良率。

此外，DDC晶體管允許設定多重VT，這對當今低功耗產(chǎn)品至關重要。除了顯著降低VT波動所帶來的優(yōu)勢，DDC晶體管還具備其他優(yōu)點，可以在高速運作中進一步降低功耗。這些優(yōu)點包括：

• 提高通道載流子遷移率從而增加驅動電流;
• 減小漏極引發(fā)勢能降低（DIBL）;
• 提高基體效應系數(shù)以實現(xiàn)更佳VT控制。

SuVolta公司首席技術長Scott Thompson博士指出：“有些時候單純減小芯片尺寸并沒有太大意義。光刻成本的增加導致每只晶體管成本飽和，正在終結摩爾定律。我相信目前的28nm 和20nm將會是長期的技術結點。除了微處理器，移動市場的大多數(shù)芯片都更看重成本控制和低功耗。SuVolta的DDC結構獨特之處在于它是唯一的可與 現(xiàn)有CMOS工藝集成以及制造設備完全兼容的晶體管方案，使得半導體公司可以保持他們已有的電路知識產(chǎn)權。”