Synopsys推出用于早期RTL探測的DC Explorer
2011-04-06 18:43:25 本站原創(chuàng)“在設(shè)計(jì)開發(fā)早期階段的提升生產(chǎn)效率能夠顯著加速我們的IC實(shí)現(xiàn)流程。”意法半導(dǎo)體中央CAD和設(shè)計(jì)解決方案機(jī)構(gòu)數(shù)字解決方案和先導(dǎo)項(xiàng)目組副經(jīng)理Giancarlo Sada說:“我們?cè)诙鄠€(gè)設(shè)計(jì)的不同開發(fā)階段運(yùn)行了DC Explorer,并見證了至少快出4倍的運(yùn)行時(shí)間和與DC Ultra10%的關(guān)聯(lián)度。這將使我們的設(shè)計(jì)師在流程的早期就能有效地評(píng)估各種不同的實(shí)現(xiàn)方案,調(diào)整設(shè)計(jì)數(shù)據(jù),并創(chuàng)建一個(gè)高度融合和更快速的設(shè)計(jì)流程。”
在當(dāng)前的龐大而復(fù)雜IC的早期RTL設(shè)計(jì)開發(fā)階段,設(shè)計(jì)數(shù)據(jù)有多個(gè)來源,并且一致性和完整性程度各有不同。工程師們?nèi)鄙僖环N快速而有效的方式來試探和完善數(shù)據(jù)、修復(fù)設(shè)計(jì)問題和為RTL綜合創(chuàng)建一個(gè)更好的起始點(diǎn),進(jìn)而形成一個(gè)高度融合的實(shí)現(xiàn)流程。DC Explorer為設(shè)計(jì)師們提供了他們所需要的RTL探測功能,幫助他們?cè)趯?shí)現(xiàn)之前就能有效地識(shí)別潛在的設(shè)計(jì)問題和需改進(jìn)之處。另外,當(dāng)輸入RTL、約束條件和現(xiàn)有的庫模型不完整時(shí),DC Explorer就會(huì)生成一個(gè)關(guān)于哪些需要完成和修復(fù)的綜合報(bào)告,從而加速了設(shè)計(jì)創(chuàng)建過程。最后,DC Explorer與Design Compiler® RTL綜合器語句兼容,這使得它非常容易使用,并能很容易地部署到現(xiàn)有的客戶流程中。
“Synopsys不斷致力于幫助我們的客戶提高其生產(chǎn)能力和為他們的千兆級(jí)系統(tǒng)級(jí)芯片器件縮短設(shè)計(jì)周期。”Synopsys高級(jí)副總裁和實(shí)現(xiàn)方案事業(yè)部總經(jīng)理Antun Domic說:“DC Explorer為IC設(shè)計(jì)師們提供了另一個(gè)重要的產(chǎn)能提升工具,使他們能夠在設(shè)計(jì)流程的很早期就能執(zhí)行RTL探測,從而提升了設(shè)計(jì)數(shù)據(jù)的質(zhì)量和顯著加速了設(shè)計(jì)進(jìn)程。”
DC Explorer現(xiàn)只針對(duì)有限的客戶供貨。EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章