Silicon Laboratories (芯科實驗室有限公司)發表業界頻率可配置的時鐘
芯片Si5317，該
芯片主要應用于網絡和電信系統領域，這類應用系統必須針對沒有頻率倍頻的時鐘信號進行抖動衰減。Silicon Labs新推出的Si5317管腳控制抖動衰減
芯片廣泛應用于需要濾除有害噪聲并產生低抖動時鐘信號輸出的應用中。這些應用包括無線回程鏈路 (backhaul)設備、數字用戶線存取多任務器(DSLAM)、多重服務存取節點(MSAN)、GPON /EPON光纖終端設備(OLT)線卡，以及10GbE交換機和路由設備。
當網絡和電信硬件的設計向更高速及更復雜的方向發展時，在整體系統設計中，時鐘架構已成為關鍵的考慮之一。高速應用中的頻率抖動管理特別困難，這是因為噪聲會導致整體系統的性能下降，并影響設計的誤碼率(BER)及信噪比(SNR)，針對這些強調性能的應用，Si5317頻率抖動衰減IC提供一種簡單、彈性且具成本效益的抖動濾除解決方案。
Si5317可針對1 至710 MHz間的任一時鐘頻率除去有害的噪聲，并能以相同于輸入的時鐘產生兩個超低抖動輸出時鐘，不像傳統的時鐘
芯片或分立式鎖相環(PLL)模塊方案，必須使用倍頻器件以支持不同的頻率。一個基于Si5317的設計和線路布局便能針對任何小于710 MHz的時鐘信號提供抖動衰減的支持，讓設計能重復使用于多種應用中。設計人員僅需進行簡單的管腳設定，便能調整頻率范圍和PLL帶寬，無需像傳統時鐘
芯片方案那樣需要采用固件和串行編程。
“Si5317是業界用途最廣且最易用的頻率抖動衰減
芯片，能針對高效、強調成本且需要極干凈頻率的存取和網絡應用提供超低抖動解決方案。”Silicon Labs時鐘產品總經理Mike Petrowski表示，“Si5317能輕易置入時鐘路徑中，針對高達710 MHz的時鐘信號提供抖動衰減，不用為了兼容不同的頻率而采用中間件結構或修改材料清單。”
采用Silicon Labs的專利DSPLL® 架構，Si5317頻率抖動衰減
芯片提供最佳的抖動性能 (0.29 ps RMS)，可針對那些對抖動極為敏感的應用進一步改善誤碼率和信噪比。Si5317極佳的抖動性能比其它集成了振蕩器的時鐘
芯片同級產品抖動約降低了三分之一，并可讓系統將大部份抖動預算分配給其它器件，從而簡化組件選擇和時鐘樹設計。
Si5317集成了一個單一的電壓穩壓器，該穩壓器具有優秀的
電源噪聲抑制特性。此種精簡的
電源供應設計毋需采用多種
電源供電及分立鐵氧體磁珠。片上
電源穩壓大幅降低電路板設計對于高速噪聲及交換式
電源供應的敏感度，如此可減少
電源噪聲影響設計的整體抖動性能的風險。
Si5317為業界集成度最高的頻率抖動衰減
芯片，不需使用外部PLL器件，可針對空間受限的應用進一步簡化PCB設計和布局，同時還能將板級噪聲對抖動性能的影響降至最低。片上DSPLL技術能除去對于電荷泵(charger pump)和回路濾波設計的需求，而這些都是采用傳統壓控晶體振蕩器(VCXO)的PLL模塊和頻率
芯片所需要的。此高集成度能在各種溫度、工藝和電壓下確保回路穩定性和抖動性能，進而將設計時間和風險減至最少。將所有PLL器件集成至單一裝置中，也能除去分立式PLL器件間敏感的噪聲進入點，進一步提升對板級噪聲的免疫力。
除了頻率抖動衰減時鐘
芯片外，Silicon Labs廣泛的混合信號時鐘
芯片還包括可編程XO/VCXO、CMOS硅晶振蕩器、高性能時鐘發生器、低抖動時鐘倍頻器、緩沖和物理層時鐘組件等。 Si5317抖動衰減器可和其中許多時鐘組件結合，提供完整的超低抖動時鐘解決方案。Si5317的搭配時鐘
芯片包括Si500硅晶振蕩器、低于710 MHz的Si5338/34的差動時鐘發生器、低于200 MHz的Si5355/56 CMOS時鐘發生器，以及Si5330低抖動頻率緩沖器。Si5317可與以上提及的任一一款時鐘
芯片相配合，以提供兩個超低抖動輸出時鐘。
