TPACK與Cypress為以太網(wǎng)交換和流量管理提供參考設(shè)計(jì)
2010-03-30 18:51:09 本站原創(chuàng)賽普拉斯，與領(lǐng)先的核心數(shù)據(jù)傳輸及交換功能IC的供應(yīng)商TPACK聯(lián)合宣布，為超高速以太網(wǎng)交換和排隊(duì)管理應(yīng)用推出一款 參考設(shè)計(jì)。全新的Springbank參考設(shè)計(jì)結(jié)合了TPACK的 TPX4004高容量集成包處理器和流量管理器，以及賽普拉斯的CY7C15632KV18 72-Mbit Quad Data Rate™II+ (QDR™II+)SRAM，從而能提供最快的速度，并且未來升級(jí)非常簡(jiǎn)單。TPACK參考設(shè)計(jì)還提供對(duì)各類FPGA的便捷接口，擁有強(qiáng)大的應(yīng)用支持。
TPACK的高可靠性40-Gbps TPX4004提供真正的城域以太網(wǎng)論壇（MEF）定義的運(yùn)營(yíng)商級(jí)別的性能。其超級(jí)靈活、功能豐富的第二層解決方案具有適應(yīng)不同系統(tǒng)架構(gòu)和要求的能力。賽 普拉斯的QDRII+是業(yè)界首款量產(chǎn)的65-nm線寬SRAM。賽普拉斯的SRAM通過一個(gè)36-bit I/O的QDRII+器件，可以實(shí)現(xiàn)業(yè)界最快的高達(dá)550 MHz的時(shí)鐘速度以及80 Gbps的總數(shù)據(jù)率，而功耗只有90-nm SRAM的一半。
與其90-nm前輩相比，賽普拉斯的65-nm QDR 和 DDR SRAM將輸入和輸出電容減少了60%。QDRII+ 和 DDRII+器件具有片內(nèi)終結(jié)器(ODT)，因?yàn)椴恍枰獠恐袛嚯娮瑁阅芨纳菩盘?hào)的完整性，降低系統(tǒng)成本并節(jié)約板級(jí)空間。65-nm器件采用了先進(jìn)設(shè) 計(jì)和技術(shù)，使得數(shù)據(jù)有效窗口拓寬了35%，從而為客戶節(jié)省了研發(fā)時(shí)間和成本。
供貨情況
The TPACK Springbank reference design is currently available at www.tpack.com.
TPACK Springbank參考設(shè)計(jì)目前可通過如下網(wǎng)址獲取：www.tpack.com。
公司網(wǎng)址：www.cypress.com
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
