Vishay發布采用PowerPAIR 封裝的高性能非對稱雙片TrenchFET MOSFET
2014-02-07 14:18:23 本站原創下一代器件的最大RDS(ON)降低57%，提高了轉換效率
賓夕法尼亞、MALVERN — 2014 年 2 月7 日 — 日前，Vishay Intertechnology, Inc.（NYSE 股市代號：VSH）宣布，發布采用PowerPAIR® 3mm x 3mm封裝，使用TrenchFET® Gen IV技術的新款30V非對稱雙片TrenchFET 功率MOSFET---SiZ340DT。Vishay Siliconix SiZ340DT把高邊和低邊MOSFET組合在一個小尺寸封裝里，導通電阻比前一代同樣封裝尺寸的器件低57%，功率密度高25%，效率高5%，可節省空間，并簡化高效同步降壓轉換器的設計。
SiZ340DT的TrenchFET Gen IV技術使用了非常高密度的設計，能夠降低導通電阻，而不會大幅增加柵極電荷，從而使傳導損耗最小，并減少在更高功率輸出情況下的總功率損耗。因此，SiZ340DT的低邊通道2的MOSFET在10V和4.5V柵極驅動下的導通電阻只有5.1mΩ和7.0mΩ。高邊通道1的MOSFET在10V和4.5V下的導通電阻為9.5mΩ和13.7mΩ。
今天發布的器件適用于“云計算”基礎設施、服務器、電信設備和各種客戶端電子設備，以及移動計算中的同步降壓。預計用到這款器件的DC/DC模塊包括服務器、計算機、筆記本電腦、圖形卡、游戲機、存儲陣列、電信設備、DC/DC磚式電源和POL中的系統輔助電源。SiZ340DT還可以用在給FPGA供電的DC/DC轉換電路中。
在這些應用中，器件可以把通道1的MOSFET的柵極電荷保持在5.6nC，通道2的MOSFET的柵極電荷保持在10.1nC。這樣，就可以得到較低的導通電阻與柵極電荷乘積，進而降低傳導和開關損耗，提高系統的總體效率。導通電阻與柵極電荷乘積是DC/DC轉換器中MOSFET的優值系數（FOM）。憑借更高的轉換效率，SiZ340DT在相同輸出負載下的發熱比前一代器件低30%，或是在發熱相同的情況下提高功率密度。
對于10A～15A輸出電流和輸出電壓低于2V的典型DC/DC拓撲，SiZ340DT的3mm x 3mm小占位面積比使用分立器件的方案最多可節省77%的PCB空間，比如高邊使用PowerPAK® 1212-8 MOSFET，低邊使用PowerPAK SO-8 MOSFET的方案。由于降低了開關損耗，器件的開關頻率可以超過450kHz，允許使用更小的電感器和電容器，在不犧牲性能的前提下達到縮小PCB尺寸的目的。另外，這款MOSFET的性能優于多片并排使用的前一代器件，有可能減少元器件總數，并簡化設計。
SiZ340DT進行了100%的Rg和UIS測試，符合JEDEC JS709A的無鹵素規定和RoHS指令2011/65/EU。
器件規格表：
|
通道 |
1 |
2 |
|
|
VDS (V) |
30 |
30 |
|
|
VGS (V) |
20 |
20 |
|
|
RDS(ON) max. (mΩ) @ |
10 V |
9.5 |
5.1 |
|
4.5 V |
13.7 |
7.0 |
|
|
Qg (Typ.) @ 4.5 V (nC) |
5.6 |
10.1 |
|
|
ID (A) @ |
TA = 25 ºC |
15.6 |
22.6 |
|
TA = 70 ºC |
12.4 |
18.1 |
|
SiZ340DT現可提供樣品，在2013年4季度實現量產，大宗訂貨的供貨周期為十四周到十六周。
EETOP 官方微信
創芯大講堂 在線教育
半導體創芯網 快訊
相關文章
