臺積電宣布啟動2nm工藝研發(fā):預(yù)計2024年投產(chǎn)
2019-06-17 09:35:58 中關(guān)村在線
臺積電宣布啟動2nm工藝研發(fā):預(yù)計2024年投產(chǎn)
不過臺積電方面并沒有給出2nm工藝所需要的技術(shù)和材料。但是按照臺積電給出的指標(biāo),2nm工藝是一個重要節(jié)點(diǎn),Metal Track(金屬單元高度)和3nm一樣維持在5x,同時Gate Pitch(晶體管柵極間距)縮小到30nm,Metal Pitch(金屬間距)縮小到20nm。也就是說,2nm制程相比于3nm要小了23%。
臺積電沒有透露,看晶體管結(jié)構(gòu)示意圖和目前并沒有明顯變化,能在硅半導(dǎo)體工藝上繼續(xù)壓榨到如此地步真是堪稱奇跡,
當(dāng)然,在量產(chǎn)2nm之前臺積電還要接連經(jīng)歷7nm+、6nm、5nm、3nm等多個工藝節(jié)點(diǎn)。其中,7nm+首次引入EUV極紫外光刻技術(shù),目前已經(jīng)投入量產(chǎn);6nm只是7nm的一個升級版,明年第一季度試產(chǎn);5nm全面導(dǎo)入極紫外光刻,已經(jīng)開始風(fēng)險性試產(chǎn),明年底之前量產(chǎn),蘋果A14、AMD五代銳龍(Zen 4都有望采納);3nm有望在2021年試產(chǎn)、2022年量產(chǎn)。
至于接下來,臺積電能不能做到1nm,就要看造化了。
免責(zé)聲明:本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點(diǎn),轉(zhuǎn)載目的在于傳遞更多信息,并不代表EETOP贊同其觀點(diǎn)和對其真實性負(fù)責(zé)。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時聯(lián)系我們,我們將在第一時間刪除!
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章