2019年：4nm風險試產、7nm 規模量產、新增8nm LPU，三星更新技術路線圖
2018-09-07 14:51:17 快科技日前，三星在日本舉辦了三星鑄造工廠論壇（SFF）2018年會，更新了技術路線圖。
簡單來說，主要有三點，一是基于EUV技術的7nm制程工藝會在接下來幾個季度內大規模量產（初期EUV僅用于選擇層），二是導入8nm LPU工藝，三是重申，圍繞3nm節點，將引入閘極全環場效晶體管（Gate-all-aroundFET，GAAFET），來取代FinFET（鰭式場效應晶體管）。
三星晶圓廠分布
關于第一點，三星稱已經在韓國華城的S3工廠配置了多臺ASML Twinscan NXE:3400B EUV光刻機，投資6萬億韓元的新EUV產線預計2019年竣工，2020年擴大生產規模。
目前，官宣采用三星7nm LPP工藝的是高通驍龍5G SoC。
關于第二點，8nm LPU（low power ultimate）是8nm LPP的改良版，后者比10nm LPP減少10%的芯片面積和10%的功耗，看起來LPU將進一步在功耗、面積上做文章。
由于三星7nm LPP補充產能需要等到2020年，此間就是8nm在市場大展拳腳的契機。按照ZDNet的說法，高通也是三星8nm的客戶。
至于第三點，三星將FinFET技術的極限發揮到5nm LPE和4nm LPP，計劃2019年風險試產。不過到了3nm時代，芯片越做越小，電流信道寬度不斷變窄，難以控制電流方向，三星提出了GAAFET方案，定于2020年早些時候試產。
另外，三星還表示，2019年，單芯片封裝技術3D SiP將準備就緒。
