xilinx Vivado 設(shè)計套件2012.3版 大幅提升生產(chǎn)力
2012-10-25 19:59:30 本站原創(chuàng)賽靈思公司(Xilinx, Inc. )近日宣布推出Vivado™設(shè)計套件2012.3版本，首次為在多核處理器工作站上運行該工具的客戶提供全新的增強(qiáng)功能，大幅提升生產(chǎn)力，同時，還為加速設(shè)計實現(xiàn)提供了全新的參考設(shè)計。
賽靈思公司設(shè)計方法高級市場營銷經(jīng)理Tom Feist指出：“賽靈思新一代設(shè)計環(huán)境的每一個新版本的推出，都致力于堅持不懈地從各個方面大幅提升客戶生產(chǎn)力。別忘了，隨著賽靈思推出大批擁有200多萬個邏輯單元的All Programmable 3D IC，，縮短運行時間成為必然， 而這只是領(lǐng)先一代的Vivado設(shè)計套件在幫助設(shè)計人員加速產(chǎn)品上市的眾多方面之一的”
自4月首發(fā)以來，Vivado設(shè)計套件不僅將復(fù)雜設(shè)計的速度提高4倍，加速了基于C和RTL的實現(xiàn)時間，同時性能也比ISE®設(shè)計套件提高了1個速度等級，比同類競爭器件則提高多達(dá)3個速度等級。由于采用了全新多線程布局布線技術(shù)，賽靈思新一代設(shè)計環(huán)境最新版本的推出具有里程碑性的意義，進(jìn)一步提高了多核工作站的生產(chǎn)力，能將基于雙核處理器的運行時間加速1.3倍，基于四核處理器的運行時間加速1.6倍。
All Programmable 7系列FPGA目標(biāo)參考設(shè)計
Vivado設(shè)計套件2012.3版本的推出，擴(kuò)展了賽靈思支持Kintex™-7和Virtex®-7 All Programmable FPGA的目標(biāo)參考設(shè)計(TRD)組合，進(jìn)一步提高了設(shè)計人員的生產(chǎn)力。TRD提供了預(yù)驗證的性能優(yōu)化型基礎(chǔ)架構(gòu)設(shè)計，設(shè)計人員可在此基礎(chǔ)上進(jìn)行修改和擴(kuò)展以滿足他們的定制需求。
• Kintex-7 FPGA基礎(chǔ)目標(biāo)參考設(shè)計通過全面集成的PCIe®設(shè)計展示了Kintex-7 FPGA的功能，該設(shè)計采用性能優(yōu)化的DMA引擎和DDR3存儲控制器，能提供10 Gb/s的端到端性能。
• Kintex-7 FPGA連接功能目標(biāo)參考設(shè)計每個方向的性能高達(dá)20 Gb/s，采用帶有Gen2 x8 PCIe端點的雙網(wǎng)絡(luò)接口卡(NIC)、多通道數(shù)據(jù)包DMA、用于緩沖的DDR3存儲器以及符合10G以太網(wǎng)MAC協(xié)議和10GBASE-R標(biāo)準(zhǔn)要求的物理層接口。
• Kintex-7 FPGA嵌入式目標(biāo)參考設(shè)計提供了完整的處理器子系統(tǒng)，并配套提供GbE、DDR3存儲控制器、顯示控制器及其它標(biāo)準(zhǔn)處理器外設(shè)。
• Kintex-7 FPGA DSP 目標(biāo)參考設(shè)計包含高速模擬接口，提供數(shù)字上/下變頻超頻功能，可運行在491.52 MHz的頻率上。
供貨情況
質(zhì)保期內(nèi)的ISE 設(shè)計套件邏輯版本和嵌入式版本用戶可免費獲得Vivado設(shè)計套件設(shè)計版本;而ISE設(shè)計套件 DSP版本和系統(tǒng)版本用戶則可免費獲得帶有Vivado 高層次綜合(Vivado HLS)功能的Vivado設(shè)計套件系統(tǒng)版本。
如需下載最新版ISE 設(shè)計套件和Vivado 設(shè)計套件，敬請訪問：www.xilinx.com/cn。客戶現(xiàn)在也能注冊觀看Vivado 設(shè)計套件的在線培訓(xùn)。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
