賽靈思發布ISE 13.4設計套件
2012-01-31 20:43:59 本站原創MicroBlaze MCS 可顯著簡化微控制器設計
MicroBlaze MCS 是賽靈思 LogiCORE™ IP核解決方案的新成員，可為賽靈思客戶提供交鑰匙微控制器解決方案。它包含 MicroBlaze 處理器、用于程序和數據存儲的本地存儲器，以及緊密耦合的 GPIO、時鐘、中斷控制器和其它標準外設。
MCS 得到了眾多賽靈思 FPGA 系列器件的廣泛支持，經預配置可幫助硬件開發人員簡化部署工作。不僅軟件開發人員會發現一些熟悉的工具，諸如賽靈思軟件開發套件 (SDK)、命令行 gcc、賽靈思微處理器調試器 (XMD) 和與較大型處理器配置使用相同標準的MicroBlaze API，而且硬件開發人員也將欣慰地發現，除了得到Cadence、Mentor和賽靈思仿真解決方案的支持外，MicroBlaze 處理器和所有的賽靈思嵌入式 IP 核現在還得到了 Synopsys VCS 仿真器的支持。MicroBlaze MCS 現包含在ISE 設計套件的所有版本和 ISE WebPACK 中，并與 AutoESL™ 高級綜合工具 v2011.4 版兼容。
全新 RX 裕量分析工具
ISE 13.4 版中提供的 ChipScope™ Pro 工具現提供一款 RX 裕量分析工具，可幫助工程師優化信號質量，降低設計誤碼率 (BER)。RX 裕量分析工具采用二維眼圖掃描統計算法，可以通過交互方式實時地或者在運行后處理過程中表征和優化信道質量。
第四代部分可重配置功能
PlanAhead™ 工具現可提供支持面向 Artix-7 和 Virtex-7 FPGA 的部分可重配置功能。部分可重配置功能可以動態地重配置邏輯模塊，同時不影響其他邏輯的運行。這就意味著設計人員可使用 Artix-7 和 Virtex-7 XT 器件構建高度靈活的系統，能夠在運行過程中更換功能或者進行遠程更新。此外，部分可重配置功能還可讓設計人員通過充分利用時間復用的優勢，即采用尺寸更小、數量更少的器件，減少板級空間和最大限度地降低比特流的存儲要求，最終降低成本和設計尺寸。采用更小和更少的器件還可降低系統功耗，而更換出高耗能任務則能夠最大限度地降低 FPGA 的動態功耗。這標志著賽靈思首次可面向從低成本到高端的所有7系列 FPGA產品提供部分可重配置功能。
賽靈思軟件和工具市場營銷高級總監 Tom Feist 指出：“隨著硬件設計越來越多地使用點對點總線，以更快的傳輸速度發送更大型的數據包，因此設計工程師應該更加重視這類設計所要求的質量、誤碼率和裕量等。提升設計人員的工作效率仍然是賽靈思的重中之重。ISE 13.4 設計套件可進一步豐富和簡化我們的開發工具，確保它們的簡便易用性，并為在這些設計中部署我們整個 7 系列 FPGA 提供支持。”
擴展對 7 系列 FPGA 的支持
ISE 13.4 設計套件是首個支持 Artix-7 和 Virtex-7 XT FPGA 系列的公開版本。
Extends Support for 7 Series FPGAs
ISE Design Suite 13.4 is the first public release supporting the Artix-7 and Virtex-7 XT FPGA families.
Artix-7 FPGA 具有業界最低的功耗和成本，可廣泛應用于消費類 3D 電視、多功能打印機、數碼單反相機、汽車駕駛員輔助和信息娛樂、低功耗手持通信、醫療內窺鏡、手持超聲設備以及工業系統監控和控制等大批量市場的需求。所有的 28nm 賽靈思器件均具有靈活混合信號 (AMS) 功能，故設計人員可運用此業界最為靈活的通用模擬接口定制各種應用，從簡單的控制與排序到諸如線性化、校正和濾波等信號處理強度更大的任務。
Virtex-7 XT 器件采用高性能收發器、數字信號處理器 (DSP) 和 BRAM 可提供最高處理帶寬。Virtex-7 XT 器件前所未有地集成了多達 96 個 10G Base KR 背板功能串行收發器，DSP性能高達 5.3 TMAC ，并內置有67Mb 的內部存儲器和超過 100 萬個邏輯單元。Virtex-7 XT 系列采用賽靈思具有革命性創新的堆疊硅片互聯技術 (SSI) 將多個晶片集成到單個芯片中，與多芯片解決方案相比，單芯片解決方案的芯片間單位功耗帶寬可提高100倍。
PlanAhead 工具可顯著提高用戶生產率
賽靈思ISE PlanAhead 設計和分析工具是一種可用于設計創建、分析、布局和實現的綜合性開發環境。PlanAhead 工具采用獨特的 front-to-back 環境，能夠為設計周期的每一個階段 —— RTL 開發、IP 集成、驗證、綜合、布局布線 —— 提供設計分析功能，從而加速量產進程。采用該工具，可減少費時費力的設計迭代，快速權衡功耗、資源利用和性能要求。前端的設計分析和設計保護流程可確保流程間的時間恰到好處，對用戶充分發揮新型 7 系列器件的功能具有至關重要的意義。
PlanAhead 工具目前可針對賽靈思 7 系列 FPGA 提供公共訪問功能，不僅能夠提升工作效率，幫助用戶快速完成設計，而且其具備的智能時鐘門控技術還能大幅降低功耗。此外，其現在為Artix-7 FPGA 和 Virtex-7 XT FPGA 提供的團隊設計流程與第五代部分可重配置技術也可精減所使用器件的數量和尺寸，進而降低功耗、改進系統的升級能力。
ISE 13 設計套件的所有 ISE 版本現已開始供貨，邏輯版本起價為 2,995 美元，目前支持 32 位和 64 位 Windows 7 操作系統?？蛻艨蓮?a href="http://www.xebio.com.cn/fpga" target="_blank" class="keylink">賽靈思網站免費下載ISE 13 設計套件的全功能 30 天評估版本。
