Achronix出席2018世界集成電路大會并在人工智能與半導體專場發言
2018-11-14 17:47:46 未知Achronix半導體公司出席了在北京亦莊舉行的“2018北京微電子國際研討會暨IC WORLD大會（世界集成電路大會）”，公司亞太區總經理羅煒亮（Eric Law）出席了大會的人工智能（AI）與半導體專場，并介紹了Achronix的Speedcore嵌入式FPGA（SpeedcoreeFPGA）在人工智能芯片設計中的諸多優勢和廣泛應用。
Achronix亞太區總經理羅煒亮在世界微電子大會人工智能專場上演講
2018北京微電子國際研討會的指導單位包括工業和信息化部、科學和技術部以及北京市人民政府；主辦單位包括北京市經濟和信息化委員會、以及國家集成電路產業投資基金股份有限公司；承辦單位包括北京經濟技術開發區管理委員會、北京半導體行業協會、國際半導體產業協會（SEMI）、華美半導體協會（CASPA）、中芯北方集成電路制造（北京）有限公司和北方集成電路技術創新中心（北京）有限公司。
Achronix公司今年首次參加了北京微電子國際研討會，并在大會的人工智能與半導體專場上，就SpeedcoreeFPGA在人工智能中的應用發表了演講。羅煒亮表示：人工智能正在重塑世界的運行方式，為商業和工業系統開啟了無數的機會。人工智能應用遍及多個市場，如自動駕駛、醫療診斷、家用電器、工業自動化、自適應網站和財務分析等等，甚至將這些系統連接在一起的通信基礎設施也正朝著自動化自我修復和優化方向發展。這些新的架構將執行諸多功能，例如負載平衡以及基于由經驗得出的預測來分配諸如無線信道和網絡端口等資源。
針對人工智能應用，FPGA提供了一種方法來實現自定義處理器和內存管理技術的優點，而不需要將實現鎖定到一個特定的、不變的硬件結構上。現在，諸如Achronix的Speedster等許多FPGA架構提供了完全可自定義的邏輯和數字信號處理（DSP）引擎的混合結構，它們可支持固定和浮點運算。在許多情況下，DSP引擎可采用由8位或16位單元來組成一種構建模塊，這種方法可以將它們組合起來以支持更高精度的數據類型。通過用邏輯陣列中的查找表（LUT）中來實現相關邏輯也能夠適用于低精度。
嵌入式可編程邏輯通過消除對面積大、功耗高的I / O電路的需求，來縮減了芯片的總面積
而諸如Achronix的Speedcore這樣可集成在芯片上的嵌入式FPGA硅知識產權（IP）模塊，在人工智能以及其他加速應用中，還通過以下方式節省了大量的硅片占用面積：消除一款獨立FPGA芯片上占用很大面積和功耗很高的輸入/輸出單元（I / O）；將固定的功能轉移至更高效的專用集成電路（ASIC）模塊； 將重復功能轉換為Speedcore自定義模塊，從而實現進一步更加高效的處理并縮減面積和功耗。
通過參加此次世界集成電路大會的人工智能專場，Achronix正和其他產業生態中的伙伴一起，加速中國高端FPGA芯片和帶有eFPGA的先進系統級芯片（SoC）的設計，從而在包括5G、先進數據中心、智能網聯汽車、數字醫療、邊緣計算和超級計算等等諸多領域內為國內廠商去實現世界級的創新提供先進的芯片和解決方案。
通過使用Speedcore自定義模塊可縮減41％的芯片占用面積
本屆世界集成電路大會以“技術創新引領，產業鏈協同發展”為主題，首次在已舉辦19屆的北京微電子國際研討會之外增設了產業博覽會，200多家集成電路產業上下游企業參展。大會以推動京津冀為核心的集成電路縱向整合及產學研協同創新為目標，致力于提升北京集成電路產業的影響力與吸引力，助力北京全國科技創新中心建設，搭建了多層級的溝通平臺。
Achronix已推出題為《AI應用的理想解決方案 — SpeedcoreeFPGA》白皮書，不久將在Achronix微信公眾號上連載，歡迎大家關注。
