好看的历史书籍推荐,梦入神机,小说阅读网站

DARPA需要能夠處理高抗沖應用的低功耗芯片

2015-08-20 17:55:45 未知

點擊關注->創芯網公眾號，后臺告知EETOP論壇用戶名，獎勵200信元

重量級的3D圖像和復雜的無人機系統是乞求的低功耗只有兩個應用，高性能定制集成電路的研究人員在美國國防部高級研究計劃局正在尋求建立。

DARPA本周宣布了一項名為電路實現在更快的時間尺度（船），看起來從根本上改變，縮短達10倍它需要2.5年，以設計和制造定制的設計周期定制集成電路新方案集成電路設計國防部。 DARPA希望看到工藝程序獲取發展到30周附近。

工藝程序看起來也制定設計框架，可以很容易地改寫當下一代晶圓廠上線;并創建一個存儲庫中，這樣的方法，文檔和知識產權不需要每個設計和制造周期的重新改造，DARPA表示。

在工藝方案的核心是一種前所未有的能力，使用16納米/ 14納米的商業制作，今天生產的通用商品電路基礎設施，以制造定制的特定技術的電路，根據林頓鮭魚，在DARPA的微系統技術辦公室的項目經理。

“一個定制的集成電路設計為只從一個機載雷達圖像處理或分析傳感器數據在地面作戰人員不需要運行一個電子數據表或文字處理器。為什么笨重的鼓鼓的瑞士軍刀進行時，所有你需要的是一個單一的十字螺絲刀？“在一份聲明中說：鮭魚。

如果能夠拋棄專用于日常功能將允許產生的備用能力，專門用于關鍵功能的大量電路，鮭魚繼續。“最終你會說確實只有你所需要的工作，所以更有效地做一個頂級的線的，定制的集成電路。”

DARPA表示，目前正在尋找的建議，以減少通過解決關鍵問題，如下面的設計團隊需要面對的障礙：

•一種集成電路設計流程，由10X一個因子減少來設計/驗證一個定制的集成電路所需的工作

•提高重用（國防部和第三方IP）和人力資源和設計專長的下降水平來設計和領先的CMOS技術驗證集成電路所需

•設計和工藝的復雜性電路元件（宏，分線路，發電機，編譯器）被設計/驗證一次，多次重復使用的嵌入

•方法快速，輕松地端口定制的集成電路設計從一個鑄造過程到另一個類似的鑄造/過程和/或設計遷移到更先進的CMOS技術節點

•方法通過改善關鍵的設計組件，如宏，發電機，編譯器，IP和技術信息的定義，安全儲存和分發提高重用

DARPA還指出，三大障礙，使用最先進的CMOS技術來構建定制集成電路：1）漫長而昂貴的設計，驗證和制造周期; 2）難度遷移的設計從一個代工廠工藝到另一個;并且，3）缺乏可重用性在美國國防部設計。