三星宣布5nm、4nm、3nm工藝！全新晶體管架構(gòu)
2018-05-24 09:28:51 n這兩年，三星電子、臺(tái)積電在半導(dǎo)體工藝上一路狂奔，雖然有技術(shù)之爭(zhēng)但把曾經(jīng)的領(lǐng)導(dǎo)者Intel遠(yuǎn)遠(yuǎn)甩在身后已經(jīng)是不爭(zhēng)的事實(shí)。
在美國舉行的三星工藝論壇SFF 2018 USA之上，三星更是宣布將連續(xù)進(jìn)軍5nm、4nm、3nm工藝，直逼物理極限！
7LPP (7nm Low Power Plus)
三星將在7LPP工藝上首次應(yīng)用EUV極紫外光刻技術(shù)，預(yù)計(jì)今年下半年投產(chǎn)。關(guān)鍵IP正在研發(fā)中，明年上半年完成。
5LPE (5nm Low Power Early)
在7LPP工藝的基礎(chǔ)上繼續(xù)創(chuàng)新改進(jìn)，可進(jìn)一步縮小芯片核心面積，帶來超低功耗。
4LPE/LPP (4nm Low Power Early/Plus)
最后一次應(yīng)用高度成熟和行業(yè)驗(yàn)證的FinFET立體晶體管技術(shù)，結(jié)合此前5LPE工藝的成熟技術(shù)，芯片面積更小，性能更高，可以快速達(dá)到高良率量產(chǎn)，也方便客戶升級(jí)。
3GAAE/GAAP (3nm Gate-All-Around Early/Plus)
Gate-All-Around就是環(huán)繞柵極，相比于現(xiàn)在的FinFET Tri-Gate三柵極設(shè)計(jì)，將重新設(shè)計(jì)晶體管底層結(jié)構(gòu)，克服當(dāng)前技術(shù)的物理、性能極限，增強(qiáng)柵極控制，性能大大提升。
三星的GAA技術(shù)叫做MBCFET(多橋通道場(chǎng)效應(yīng)管)，正在使用納米層設(shè)備開發(fā)之中。
大家可能以為三星的工藝主要用來生產(chǎn)移動(dòng)處理器等低功耗設(shè)備，但其實(shí)在高性能領(lǐng)域，三星也準(zhǔn)備了殺手锏，大規(guī)模數(shù)據(jù)中心、AI人工智能、ML機(jī)器學(xué)習(xí)，7LPP和后續(xù)工藝都能提供服務(wù)，并有一整套平臺(tái)解決方案。
比如高速的100Gbps+ SerDes(串行轉(zhuǎn)換解串器)，三星就設(shè)計(jì)了2.5D/3D異構(gòu)封裝技術(shù)。
而針對(duì)5G、車聯(lián)網(wǎng)領(lǐng)域的低功耗微控制器(MCU)、下代聯(lián)網(wǎng)設(shè)備，三星也將提供全套完整的交鑰匙平臺(tái)方案，從28/18nm eMRA/RF到10/8nm FinFET任君選擇。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
