與三速以太網(wǎng)物理層器件無縫接口

2008年5月7號，北京 —— Altera 公司 (NASDAQ: ALTR) 今天宣布 ， Stratix^® III FPGA 在其 LVDS I/O 上支持串行千兆位介質(zhì)無關(guān)接口 (SGMII)。Stratix III LVDS I/O 的接口速率達到 1.25 Gbps ，滿足 SGMII 嚴格的抖動性能要求，支持 不含收發(fā)器的 三速以太網(wǎng) (10/100/1000 Mbps) 接口。 Stratix III FPGA 是業(yè)界首款在 LVDS 引腳上支持千兆以太網(wǎng) SGMII 的可編程邏輯器件，降低了每個器件的成本和功耗，提供更多的接口。

Stratix III FPGA 的 SGMII I/O 支持器件通過小外形 可 插拔 (SFP) 光模塊來連接千兆以太網(wǎng)端口。用戶使用 Stratix III FPGA 的 LVDS 通道，可以在多端口應(yīng)用中集成較多的千兆以太網(wǎng)通道，例如 96 端口 SGMII 交換機等。

Altera 公司高端產(chǎn)品營銷資深總監(jiān) David Greenfield 評論說：“Stratix III FPGA 前所未有的同時實現(xiàn)了低功耗、高性能和大容量， 大大提高了 客戶 端 的價值。 Stratix III FPGA LVDS I/O 的高速數(shù)據(jù)以及低抖動性能為固網(wǎng)應(yīng)用提供了高性價比的 SGMII 千兆以太網(wǎng)接口。”

Stratix III FPGA LVDS 通道之所以能夠支持千兆以太網(wǎng) SGMII ，是因為其體系結(jié)構(gòu)具有較低的抖動，支持動態(tài)相位對齊 (DPA) 和軟核時鐘數(shù)據(jù)恢復(fù) (CDR) 模式。軟核 CDR 在可編程架構(gòu)中以 IP 的形式實現(xiàn)，從嵌有時鐘的數(shù)據(jù)中提取時鐘，支持 SGMII 。