XILINX宣布推出PLANAHEAD 8.2設計套件 -
2006-09-18 17:35:12 xilinx新版軟件可提高性能、加快設計收斂速度并提供了更好的信號完整性分析能力
2006 年 8 月 31 日， 中國北京 —— 賽靈思公司 （ Xilinx, Inc. (NASDAQ:XLNX) 今天宣布即日起推出 PlanAhead™ 分層設計和分析軟件 8.2 版。新版軟件支持賽靈思公司最新的 Virtex™-5 LX 系列 65nm FPGA 器件。配合賽靈思公司的集成軟件環境（ ISE™ ）設計工具， PlanAhead 8.2 軟件實現了比競爭解決方案高出兩個速度等級的性能優勢和成本優勢。
PlanAhead 8.2 可充分發揮 Virtex-5 LX ExpressFabric™ 技術、 550MHz DSP48E 邏輯片以及靈活時鐘管理單元所帶來的獨特優勢 ， 從而達到無與倫比的性能水平。此外， PlanAhead 8.2 還提供了強大的精確信號完整性分析功能，進一步增強的圖形用戶界面也使設計人員可以更快速地評估多種設計實施策略，從而加快時序收斂的速度。
提升信號完整性和設計生產力
PlanAhead 8.2 提供了檢查加權平均同步轉換輸出（ WASSO ）分析界限的功能。利用這一功能，設計人員可以方便地限制FPGA輸出端存在的地反彈的極限，從而避免FPGA所驅動的其它器件工作出錯。這樣，設計人員就可以更為高效地管理I/O組的地反彈，從而獲得更好的信號完整性。
PlanAhead 8.2 進一步擴展了 ExploreAhead 設計嘗試工具的功能，用戶可以嘗試運行不同布局規劃的多種設計實施方案，從而獲得最優化的結果。這些不同的設計實施方案可以按隊列運行，當存在多個處理器時也可以并行運行。此外 ， ExploreAhead 工具還改善了目錄管理和進程管理功能 ， 并加強了與 ISE 環境中 FPGA 位流生成應用的集成。
PlanAhead 8.2 版軟件的其它增強還包括改善了物理約束的管理以及 IO 引腳屬性視圖，從而提供更為流暢的設計嘗試和布局規劃環境。
關于賽靈思PlanAhead軟件
賽靈思 PlanAhead 軟件優化了綜合和布局布線之間的設計步驟，為設計人員提供了更強的控制和洞察能力，使他們能夠降低設計反復的次數并達到 Fmax 設計目標。該工具允許設計人員利用基于時鐘塊的設計方法將布線擁塞降到最低、簡化時鐘和互連復雜性并嘗試不同的實現方案來避免下游可能出現的問題。
PlanAhead 8.2 是 Xilinx ISE 設計套件的選件 ， 支持所有主要的操作系統。單用戶許可證費用（包括培訓費用）為5995美元。同時還可提供多用戶許可證以及培訓服務包。
Xilinx Virtex-5 FPGA 簡介
基于業界最先進的 65 納米 (nm) 三極柵氧化層技術、突破性的新型 ExpressFabric 技術和經過驗證的 ASMBL ™ 架構 ， Virtex-5 系列代表了賽靈思屢獲殊榮的 Virtex 產品線第五代產品。主要設計團隊在工藝技術、架構和產品開發方法學方面的創新，使Virtex-5 FPGA在性能和密度方面取得前所未有的進步 —— 與前一代 90納米FPGA 相比，速度平均提高 30%，容量增加 65% —— 同時動態功耗降低 35%，靜態功耗保持相同的低水平，使用面積減小 45%。 Virtex-5 LX 平臺第一批產品交付工作始于今年初，未來平臺產品將會不斷推出。如果希望了解更詳細信息 ， 請訪問 www.xilinx.com/cn/virtex5 。
