XILINX宣布推出PLANAHEAD 8.2設(shè)計套件 -
2006-09-18 17:35:12 xilinx新版軟件可提高性能、加快設(shè)計收斂速度并提供了更好的信號完整性分析能力
2006 年 8 月 31 日， 中國北京 —— 賽靈思公司 （ Xilinx, Inc. (NASDAQ:XLNX) 今天宣布即日起推出 PlanAhead™ 分層設(shè)計和分析軟件 8.2 版。新版軟件支持賽靈思公司最新的 Virtex™-5 LX 系列 65nm FPGA 器件。配合賽靈思公司的集成軟件環(huán)境（ ISE™ ）設(shè)計工具， PlanAhead 8.2 軟件實現(xiàn)了比競爭解決方案高出兩個速度等級的性能優(yōu)勢和成本優(yōu)勢。
PlanAhead 8.2 可充分發(fā)揮 Virtex-5 LX ExpressFabric™ 技術(shù)、 550MHz DSP48E 邏輯片以及靈活時鐘管理單元所帶來的獨特優(yōu)勢 ， 從而達(dá)到無與倫比的性能水平。此外， PlanAhead 8.2 還提供了強大的精確信號完整性分析功能，進(jìn)一步增強的圖形用戶界面也使設(shè)計人員可以更快速地評估多種設(shè)計實施策略，從而加快時序收斂的速度。
提升信號完整性和設(shè)計生產(chǎn)力
PlanAhead 8.2 提供了檢查加權(quán)平均同步轉(zhuǎn)換輸出（ WASSO ）分析界限的功能。利用這一功能，設(shè)計人員可以方便地限制FPGA輸出端存在的地反彈的極限，從而避免FPGA所驅(qū)動的其它器件工作出錯。這樣，設(shè)計人員就可以更為高效地管理I/O組的地反彈，從而獲得更好的信號完整性。
PlanAhead 8.2 進(jìn)一步擴(kuò)展了 ExploreAhead 設(shè)計嘗試工具的功能，用戶可以嘗試運行不同布局規(guī)劃的多種設(shè)計實施方案，從而獲得最優(yōu)化的結(jié)果。這些不同的設(shè)計實施方案可以按隊列運行，當(dāng)存在多個處理器時也可以并行運行。此外 ， ExploreAhead 工具還改善了目錄管理和進(jìn)程管理功能 ， 并加強了與 ISE 環(huán)境中 FPGA 位流生成應(yīng)用的集成。
PlanAhead 8.2 版軟件的其它增強還包括改善了物理約束的管理以及 IO 引腳屬性視圖，從而提供更為流暢的設(shè)計嘗試和布局規(guī)劃環(huán)境。
關(guān)于賽靈思PlanAhead軟件
賽靈思 PlanAhead 軟件優(yōu)化了綜合和布局布線之間的設(shè)計步驟，為設(shè)計人員提供了更強的控制和洞察能力，使他們能夠降低設(shè)計反復(fù)的次數(shù)并達(dá)到 Fmax 設(shè)計目標(biāo)。該工具允許設(shè)計人員利用基于時鐘塊的設(shè)計方法將布線擁塞降到最低、簡化時鐘和互連復(fù)雜性并嘗試不同的實現(xiàn)方案來避免下游可能出現(xiàn)的問題。
PlanAhead 8.2 是 Xilinx ISE 設(shè)計套件的選件 ， 支持所有主要的操作系統(tǒng)。單用戶許可證費用（包括培訓(xùn)費用）為5995美元。同時還可提供多用戶許可證以及培訓(xùn)服務(wù)包。
Xilinx Virtex-5 FPGA 簡介
基于業(yè)界最先進(jìn)的 65 納米 (nm) 三極柵氧化層技術(shù)、突破性的新型 ExpressFabric 技術(shù)和經(jīng)過驗證的 ASMBL ™ 架構(gòu) ， Virtex-5 系列代表了賽靈思屢獲殊榮的 Virtex 產(chǎn)品線第五代產(chǎn)品。主要設(shè)計團(tuán)隊在工藝技術(shù)、架構(gòu)和產(chǎn)品開發(fā)方法學(xué)方面的創(chuàng)新，使Virtex-5 FPGA在性能和密度方面取得前所未有的進(jìn)步 —— 與前一代 90納米FPGA 相比，速度平均提高 30%，容量增加 65% —— 同時動態(tài)功耗降低 35%，靜態(tài)功耗保持相同的低水平，使用面積減小 45%。 Virtex-5 LX 平臺第一批產(chǎn)品交付工作始于今年初，未來平臺產(chǎn)品將會不斷推出。如果希望了解更詳細(xì)信息 ， 請訪問 www.xilinx.com/cn/virtex5 。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
