賽靈思新版Vivado設計套件在生產力方面進行兩大改進
2013-04-09 21:20:11 本站原創近日，賽靈思公司宣布其業界首款可編程SoC級增強型Vivado™設計套件的最新版本在生產力方面進行了兩大改進。Vivado設計套件2013.1版本新增了一款以IP為中心的設計環境，用以加速系統集成;而其提供的一套完整數據庫，則可加速C/C++系統級設計和高層次綜合(HLS)。
加速IP創建與集成
為了加速在All Programmable FPGA器件中創建高度集成的、復雜的設計，賽靈思推出了Vivado IP Integrator(IPI)早期試用版本。Vivado IPI可加速RTL、賽靈思IP核、第三方IP核以及C/C++綜合的IP核的集成。Vivado IPI采用ARM® AXI互聯和IP封裝的IP-XACT元數據等業界標準，能提供智能、結構組裝正確并與賽靈思 All Programmable解決方案協同優化的設計方案。IP Integrator建立在Vivado設計套件的基礎之上，是一款具有器件和平臺意識的互動性、圖形化和可編寫腳本的環境，能支持具有IP意識的自動化AXI互聯、單擊IP子系統生成、實時DRC、接口變更傳播以及強大的調試功能。針對Zynq™-7000 All Programmable SoC設計，嵌入式設計團隊現在能夠更快速地識別、重用并集成軟/硬件IP，滿足雙核ARM處理系統和高性能FPGA架構的要求。
Atomic Rules 公司CTO Shep Siegel指出：“Vivado幫助我們大幅提升了可重配置計算平臺與應用的開發生產力。同時，Vivado IPI和7系列器件的完美結合，也幫助我們加速了開發進程。賽靈思在芯片技術和設計流程方面的創新滿足了我們最終客戶的各種要求，給我們留下了深刻的印象。”
快速了解Vivado IP集成器，請觀看視頻演示：
http://china.xilinx.com/training/vivado/creating-ip-subsystems-with-vivado-ip-integrator.htm
加速系統級設計的數據庫
賽靈思業界首款可編程SoC級增強型Vivado(TM)設計套件最新版本在生產力方面進行了兩大改進：2013.1版本新增一款以IP為中心的設計環境，用以加速系統集成;而其提供的一套完整數據庫，可加速C/C++系統級設計和高層次綜合(HLS)。
為了加速C/C++系統級設計和高層次綜合(HLS)，賽靈思通過支持業界標準的浮點math.h運算和實時視頻處理功能，增強了Vivado HLS庫。正在評估Vivado HLS的超過350名活躍用戶和1000多家客戶，現在就可以立即訪問嵌入到OpenCV環境中的視頻處理功能，實現運行在雙核ARM處理系統上的嵌入式視覺。最終解決方案通過硬件加速能將現有的C/C++算法性能提升100倍之多。同時，Vivado HLS相對于RTL設計輸入流程而言，可將系統驗證和實現速度提高達100倍。針對Zynq-7000 All Programmable SoC設計，設計團隊現在能以更快的速度開發雙核ARM處理系統的C/C++代碼，同時還能自動加速高性能FPGA架構中計算密集型功能的執行。
供貨情況
歡迎立即在以下網址下載Vivado設計套件2013.1：www.xilinx.com/cn/download。如欲早期試用IP 集成器并獲得最新Vivado設計套件對Zynq-7000 All Programmable SoC的支持，敬請聯系您所在地的銷售團隊。歡迎報名參加培訓，或觀看在線Vivado設計套件培訓，充分發揮基于Vivado設計套件的目標參考設計作用，大幅提升您的生產力。
EETOP 官方微信
創芯大講堂 在線教育
半導體創芯網 快訊
相關文章
