旷世神医,懒人听书,有声

可編程時鐘發生器提供靈活的低功耗定時

2015-10-15 22:14:45 未知

點擊關注->創芯網公眾號，后臺告知EETOP論壇用戶名，獎勵200信元

集成設備技術的VersaClock 6個可編程時鐘發生器系列提供了苛刻的高性能應用靈活，低功耗的時機。

低于500飛秒（FSEC）RMS相位抖動的VersaClock 6產品提供的抖動性能，靈活性和較低的工作功耗。

使用RMS相位抖動小于500 FSEC在整個12 kHz至20 MHz的積分范圍，新器件滿足應用和標準的抖動和相位噪聲要求，將AS10g以太網，企業存儲SAS和SATA，PCI Express的代1/2 / 3，XAUI，SRIO，PHY參考時鐘和最新一代的高端FPGA。

30 mA該器件的核心功耗簡化了系統的熱限制和降低運行功率費用。此外，該器件封裝與VersaClock 5同行兼容，從而使性能可擴展性以最小的設計變更。

RFMsIExWUEVDTCwgSENTTCwgb3IgZHVhbCBMVkNNT1MgYW5kIGNhbiBnZW5lcmF0ZSBhbnkgb3V0cHV0IGZyZXF1ZW5jeSBmcm9tIDEgTUh6IHRvIDM1MCBNSHogb24gZWFjaCBvdXRwdXQgcGFpciBpbmRlcGVuZGVudGx5LiA=" style="padding: 0px; margin: 0px auto;">該VersaClock 6個可編程時鐘發生器提供通用的輸出對，可獨立配置為LVDS，LVPECL，HCSL或LVCMOS雙，并能夠獨立產生1 MHz到350 MHz的每個輸出對的任何輸出頻率。

4毫米×4mm的24-VFQFPN封裝占位面積與VersaClock 5器件兼容，從而使性能可擴展性以最小的設計變更。