以太網(wǎng)交換和流量管理參考設計
2010-03-26 17:34:48 本站原創(chuàng)賽普拉斯與TPACK日前聯(lián)合宣布，為超高速以太網(wǎng)交換和排隊管理應用推出一款參考設 計。全新的Springbank參考設計結(jié)合了TPACK的 TPX4004高容量集成包處理器和流量管理器，以及賽普拉斯的 CY7C15632KV18 72-Mbit Quad Data RateII+ (QDRII+)SRAM，從而能提供最快的速度，并且未來升級非常簡單。TPACK參考設計還提供對各類FPGA的便捷接口，擁有強大的應用支持。
TPACK的高可靠性40-Gbps TPX4004提供真正的城域以太網(wǎng)論壇（MEF）定義的運營商級別的性能。其超級靈活、功能豐富的第二層解決方案具有適應不同系統(tǒng)架構(gòu)和要求的能力。賽 普拉斯的QDRII+是業(yè)界首款量產(chǎn)的65-nm線寬SRAM。賽普拉斯的SRAM通過一個36-bit I/O的QDRII+器件，可以實現(xiàn)業(yè)界最快的高達550 MHz的時鐘速度以及80 Gbps的總數(shù)據(jù)率，而功耗只有90-nm SRAM的一半。
TPACK 產(chǎn)品線管理副總裁Thomas Rasmussen說：“能夠首先推出這款參考設計，顯示了我們在用于運營商以太網(wǎng)交換和流量管理的高數(shù)據(jù)吞吐率外部存儲器解決方案領(lǐng)域的技術(shù)領(lǐng)導地位。 與賽普拉斯這樣的SRAM領(lǐng)導者合作，保證了我們產(chǎn)品的最高性能和可靠性。”
賽普拉斯同步存儲器和時序產(chǎn)品副總裁David Kranzler說：“TPACK的高性能Springbank參考設計是個非常出色的平臺，能夠充分展示我們65-nm QDRII+ SRAM在網(wǎng)絡市場的先進設計中所具有的驚人速度。我們期待在未來的項目上與TPACK就SRAM和我們強大的用于網(wǎng)絡的時序解決方案產(chǎn)品線繼續(xù)合作。”
與其90-nm前輩相比，賽普拉斯的65-nm QDR 和 DDR SRAM將輸入和輸出電容減少了60%。QDRII+ 和 DDRII+器件具有片內(nèi)終結(jié)器(ODT)，因為不需要外部中斷電阻，所以能改善信號的完整性，降低系統(tǒng)成本并節(jié)約板級空間。65-nm器件采用了先進設 計和技術(shù)，使得數(shù)據(jù)有效窗口拓寬了35%，從而為客戶節(jié)省了研發(fā)時間和成本。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
