關(guān)注公眾號(hào)
返回資訊
關(guān)注公眾號(hào)
返回資訊
本節(jié)中，著重講解了兩個(gè)問(wèn)題：電源完整性的本質(zhì)，以及電源完整性和信號(hào)完整性之間的關(guān)系。尤其強(qiáng)調(diào)電源完整性指的是當(dāng)信號(hào)處于上升沿和下降沿部分時(shí)，
價(jià)格：39.9 元 購(gòu)買(mǎi)人數(shù)：29 2019-10-23 10:09:07
本節(jié)內(nèi)容講述信號(hào)完整性中的第二大類(lèi)基本問(wèn)題：信號(hào)的串?dāng)_和分析方法。信號(hào)的串?dāng)_也是高速信號(hào)設(shè)計(jì)中的最基本問(wèn)題之一，
價(jià)格：49.9 元 購(gòu)買(mǎi)人數(shù)：23 2019-10-23 10:06:51
本節(jié)內(nèi)容講述信號(hào)完整性中的第一大類(lèi)基本問(wèn)題：信號(hào)的反射和分析方法。信號(hào)的反射是高速信號(hào)設(shè)計(jì)中的最基本問(wèn)題之一，也是了解其他信號(hào)完整性問(wèn)題的基礎(chǔ)。
價(jià)格：27 元 購(gòu)買(mǎi)人數(shù)：27 2019-10-23 09:58:21
本課程基于講師多年的實(shí)戰(zhàn)經(jīng)驗(yàn)，詳細(xì)介紹了信號(hào)完整性（SI）、電源完整性（PI）較完整的知識(shí)體系，以及各種不同的信號(hào)完整性問(wèn)題在實(shí)際項(xiàng)目中的體現(xiàn)
價(jià)格：29.9 元 購(gòu)買(mǎi)人數(shù)：34 2019-10-23 09:49:29
本系列課程的任務(wù)是使學(xué)生掌握模擬IC電路仿真和layout版圖設(shè)計(jì)的方法，同時(shí)熟悉模擬芯片設(shè)計(jì)的完整流程，學(xué)會(huì)Linux系統(tǒng)下Cadence IC設(shè)計(jì)系列軟件和Calibre版圖驗(yàn)證軟件的使用。
價(jià)格：128 元 購(gòu)買(mǎi)人數(shù)：1738 2019-10-10 10:44:19
模擬集成電路設(shè)計(jì)最重要的是基礎(chǔ)理論知識(shí)，基礎(chǔ)理論的重要性很多人一開(kāi)始并沒(méi)有意識(shí)到，工作一段時(shí)間，做過(guò)幾個(gè)項(xiàng)目以后就會(huì)深有感觸。
價(jià)格：免費(fèi) 購(gòu)買(mǎi)人數(shù)：5877 2019-09-25 10:48:42
適用人群處理器及系統(tǒng)硬件設(shè)計(jì)工程師，軟件工程師課程概述本課程依據(jù)RISC-V的中斷架構(gòu)規(guī)范，主要介紹RISC-V處理器支持的中斷類(lèi)型，處理器
價(jià)格：25 元 購(gòu)買(mǎi)人數(shù)：39 2019-08-15 14:57:00
本課程為“從零開(kāi)始大戰(zhàn)FPGA”系列課程的基礎(chǔ)篇。課程通俗易懂、邏輯性強(qiáng)、示例豐富，課程中尤其強(qiáng)調(diào)在設(shè)計(jì)過(guò)程中對(duì)“時(shí)序”和“邏輯”的把控，以及硬件描述語(yǔ)言與硬件電路相對(duì)應(yīng)的“硬件思維”。本課程所使用硬件編程語(yǔ)言為Verilog，示例分別在Xilinx和Altera開(kāi)發(fā)板，基于ISE和Quartus II軟件進(jìn)行演示。 通過(guò)本課程學(xué)習(xí)，可以讓初學(xué)者透過(guò)表面看到FPGA設(shè)計(jì)技術(shù)的實(shí)質(zhì)，快速進(jìn)入FPGA設(shè)計(jì)領(lǐng)域，為掌握FPGA高級(jí)設(shè)計(jì)技術(shù)打下基礎(chǔ)，發(fā)展個(gè)人興趣，實(shí)現(xiàn)個(gè)人理想，助創(chuàng)新創(chuàng)業(yè)一臂之力。 主講人：姜
價(jià)格：299 元 購(gòu)買(mǎi)人數(shù)：119 2019-08-02 13:10:22
@2003 - 2025 EETOP 京ICP備10050787號(hào)
創(chuàng)芯大講堂
創(chuàng)芯老字號(hào)
eetop公眾號(hào)
