意法半導體通過CMP提供130納米H9A模擬CMOS制程
2013-03-15 19:37:46 本站原創意法半導體(STMicroelectronics)與CMP(Circuits Multi Projets®)攜手宣布即日起通過CMP向大學、研究實驗室和設計企業提供意法半導體的H9A CMOS制程(130納米光刻技術節點)，該樣片試制服務可提供大量模擬器件和數字器件。晶片擴散工序在意法半導體法國Aix-en-Provence Rousset工廠完成。意法半導體正在以代工服務的形式向第三方提供這項制程，可用于制造現有的模擬器件平臺或在超越摩爾應用領域取得的新的研發設計，如能量收集、自主智能系統以及家庭自動化集成系統。
CMP的服務目錄增加意法半導體的H9A(及其衍生技術H9A_EH)制程基于雙方合作取得的成功，此前，意法半導體和CMP通過意法半導體的Crolles工廠為大學和設計企業提供新一代和上一代CMOS制程，包括28納米CMOS、45納米(2008年推出)、65納米(2006年推出)、90納米(2004年推出)和130納米(2003年推出)。CMP的客戶還可使用意法半導體的28納米FD-SOI、65納米SOI和130納米SOI(絕緣層上硅)以及130納米SiGe制程。200余所大學和企業收到了意法半導體65納米體效應和SOI CMOS制程的設計規則和設計工具。自CMP于2011年開始提供意法半導體28納米CMOS體效應制程至今，100余所大學和微電子企業收到設計規則和設計工具，超過30片集成電路(IC)上線流片。從CMP推出28納米FD-SOI后，30余所大學和微電子企業收到設計規則和設計工具。
CMP總監Bernard Courtois表示：“設計人員很希望使用這些制程設計IC，約300個項目采用了90納米(2009年淘汰)設計，采用65納米體效應的項目已超過350個。此外，已有60余個項目采用65納米SOI設計，歐美/加拿大及亞洲的很多著名大學已接受CMP和意法半導體的合作服務。”
CMP多項目晶片代工服務讓機構組織能夠獲得少量的通常是幾十個至幾千個先進IC芯片。現在，H9A設計規則和設計工具可供大學和微電子企業使用，首批申請正在批復中。首次流片預計于2013年9月，屆時將為首批委托客戶制造樣片。
意法半導體將在下一代設計工具(DK)中提出ULP/ULQC器件(超低功耗、超低靜態電流)解決方案，因為這是收集低能源和延長使用壽命的自主智能系統的一項技術要求。作為全球最先進的 200mm晶圓廠之一，意法半導體Rousset工廠是卓越的低功耗與慢占空比技術服務中心，吸引學術科研界委托創新設計試制和研究合作，近期還將提供更多的特色服務。新一代技術將兼容現有的設計工具和制程，以保持代工服務的穩定，讓有興趣的大學和設計企業得以實施中長期產品規劃。
H9A CMOS制程代工服務價格為2200歐元/mm2。
